主營(yíng)產(chǎn)品：
本公司銷(xiāo)售keysight i1000d, i3070,spea4020,spea4060,spea3030,digital test mts-30,mts-180 mts-300,mts-888,seica flying test systems 德律tr518fe,tr518fR,tr518fv,tr518SII,tr8100,TRI5001T,TR5001SIIQDI tr8100LV 在線(xiàn)測(cè)試儀，星河src6001,src8001,星河src3001a,src3001,,foucs-2000,foucs-3000,foucs-4000,hioki,jet3000 泰瑞達(dá)18,
文章詳情
使用覆蓋擴(kuò)展（Cover-Extend）技術(shù)解決在線(xiàn)測(cè)試中無(wú)測(cè)試點(diǎn)問(wèn)題
日期：2025-09-30 18:37
瀏覽次數(shù)：4238
摘要：
使用覆蓋擴(kuò)展（Cover-Extend）技術(shù)解決在線(xiàn)測(cè)試中的受限接入問(wèn)題――案例研究
作者：安捷倫科技公司技術(shù)營(yíng)銷(xiāo)工程師 Jun Balangue - Agilent Singapore
/使用覆蓋擴(kuò)展（Cover-Extend）技術(shù)解決在線(xiàn)測(cè)試中無(wú)測(cè)試點(diǎn)問(wèn)題
背景
新一代中央處理單元（CPU）插槽和球柵陣列（BGA）器件具有更高的引腳數(shù)，因此，計(jì)算機(jī)行業(yè)正面臨著主板制造測(cè)試方面的技術(shù)挑戰(zhàn)。由于計(jì)算機(jī)主板的元器件的復(fù)雜性提高，使得測(cè)試接入受到限制。而 Medalist VTEP v2.0Powered 非矢量測(cè)試套件中的覆蓋擴(kuò)展技術(shù)可以有效地解決這一難題。本案例將向您描述覆蓋擴(kuò)展技術(shù)如何解決測(cè)試接入問(wèn)題。
制造過(guò)程中的測(cè)試挑戰(zhàn)
CPU插槽和 BGA 器件上的引腳數(shù)增多以及高速差分信號(hào)的出現(xiàn)，給現(xiàn)有的主機(jī)印刷電路板組件（PCBA）在制造過(guò)程中的在線(xiàn)測(cè)試帶來(lái)了新的挑戰(zhàn)。
這些挑戰(zhàn)包括：
1. 新一代CPU 插槽含有大約55% 的信號(hào)引腳。這些信號(hào)引腳大多數(shù)是在進(jìn)行 ICT探測(cè)時(shí)不能接入的高速差分信號(hào)（見(jiàn)圖 1）。
2.小巧型、低成本計(jì)算機(jī)也要求縮小主板尺寸，這樣就會(huì)使印刷電路板尺寸受到限制，進(jìn)而給 ICT 接入帶來(lái)困難。
3. BGA 器件或CPU 插槽下的ICT 探針太多，會(huì)導(dǎo)致焊珠裂開(kāi)。（圖 2）
4.如何降低測(cè)試成本而不影響測(cè)試覆蓋范圍。
解決方案
安捷倫覆蓋擴(kuò)展技術(shù)是VTEP 和邊界掃描的混合技術(shù)。它結(jié)合了 VTEP和邊界掃描的優(yōu)點(diǎn)，并增強(qiáng)了安捷倫在線(xiàn)測(cè)試系統(tǒng)的總體功能。簡(jiǎn)言之，VTEP 和邊界掃描是安捷倫覆蓋擴(kuò)展技術(shù)的主要組成部分，即使是在目前測(cè)試接入點(diǎn)很少的這種情況下也能為制造商提供擴(kuò)展的測(cè)試覆蓋范圍。
（非矢量測(cè)試擴(kuò)展性能）
AgilentVTEP 非矢量測(cè)試方法使用一個(gè)激勵(lì)信號(hào)（該信號(hào)由在線(xiàn)測(cè)試探頭驅(qū)動(dòng)），通過(guò)傳感器板來(lái)測(cè)量器件引腳之間或 BGA 球與印刷電路板（PCB）焊盤(pán)之間的電容值。圖 3 顯示了使用 VTEP 測(cè)試方法時(shí)電路板上被測(cè)引腳的數(shù)量。
VTEP方法需要通過(guò)物理測(cè)試接入（例如測(cè)試探針）來(lái)提供激勵(lì)信號(hào)。而覆蓋擴(kuò)展技術(shù)則是依靠邊界掃描器件來(lái)提供激勵(lì)信號(hào)。
邊界掃描
邊界掃描是全球標(biāo)準(zhǔn)化測(cè)試方法（IEEE1149.x 標(biāo)準(zhǔn)）。它具有受限接入能力，例如只使用測(cè)試接入端口上的四個(gè)引腳便能夠控制各個(gè)引腳的I/O 功能。圖 4 顯示了使用邊界掃描測(cè)試方法時(shí)電路板上被測(cè)引腳的數(shù)量。
安捷倫覆蓋擴(kuò)展技術(shù)
覆蓋擴(kuò)展技術(shù)的工作原理：
1. VTEP傳感器位于被測(cè)元件（例如連接器）上，它能夠根據(jù)激勵(lì)信號(hào)捕獲電容性。
2.邊界掃描器件不需要每個(gè)引腳上放置測(cè)試探針。
3.根據(jù) IEEE1149.x 標(biāo)準(zhǔn)（只使用測(cè)試接入端口），用戶(hù)可以向連接器提供必要的激勵(lì)信號(hào)。
4.邊界掃描器件和 VTEP 傳感器之間的路徑缺陷（例如虛焊）將影響傳送到傳感器的激勵(lì)信號(hào)。
5. ICT 系統(tǒng)對(duì)結(jié)果進(jìn)行捕獲和診斷，因此會(huì)檢測(cè)到缺陷。
覆蓋擴(kuò)展技術(shù)結(jié)合了 VTEP 和邊界掃描測(cè)試方法，使用*少的探針對(duì) PCBA 進(jìn)行測(cè)試（參見(jiàn)圖 6 和表 1），并且不會(huì)影響測(cè)試覆蓋范圍。
應(yīng)用
應(yīng)用覆蓋擴(kuò)展技術(shù)對(duì)主板進(jìn)行測(cè)試
新一代主板主要包括 CPU 插槽、輸入/輸出（I/O）、BGA 器件和電源電路，其中大約 50% 的被測(cè)引腳和焊珠是 CPU 插槽和連接器。在進(jìn)行在線(xiàn)測(cè)試時(shí)，通常使用非矢量測(cè)試方法對(duì) CPU 插槽和連接器進(jìn)行測(cè)試。然而，由于工程師無(wú)法在主板的每個(gè)信號(hào)引腳和焊珠上放置測(cè)試點(diǎn)，所以這些測(cè)試方法正在迅速被淘汰，測(cè)試工程師不得不尋找其他測(cè)試方法。
圖 7 顯示了在 Agilent Medalist i3070 在線(xiàn)測(cè)試系統(tǒng)中使用覆蓋擴(kuò)展技術(shù)的研究結(jié)果。這些數(shù)據(jù)顯示了焊接良好信號(hào)引腳與空焊引腳之間的差別。
筆記本主板
新一代筆記本主板的設(shè)計(jì)正在發(fā)生巨大變化，因此，制造商也將面臨壓縮成本、縮小尺寸以及延長(zhǎng)電池壽命和提高性能等諸多挑戰(zhàn)。筆記本主板PCB 的尺寸將繼續(xù)縮小，并且還要能夠適應(yīng)新一代 CPU 和 BGA 器件，同時(shí)滿(mǎn)足上述各種要求。
圖 8 顯示了使用覆蓋擴(kuò)展技術(shù)時(shí)被測(cè)引腳的數(shù)量，其中 45% 的引腳（370 個(gè)，總共是 818 個(gè)信號(hào)引腳 ）位于連接器上。事實(shí)上，覆蓋擴(kuò)展技術(shù)所覆蓋的引腳數(shù)不僅包括連接器引腳，還包括上游邊界掃描器件（用于在覆蓋擴(kuò)展測(cè)試過(guò)程中驅(qū)動(dòng)信號(hào)）的引腳。表 2 顯示了與只使用 VTEP 的測(cè)試方法相比，使用覆蓋擴(kuò)展技術(shù)進(jìn)行測(cè)試時(shí)移除的ICT 探針數(shù)。只使用VTEP 時(shí)，每個(gè)被測(cè)引腳都需要接入 ICT 探針。
服務(wù)器主板
由于服務(wù)器主板中含有大量的連接器引腳，因此使用覆蓋擴(kuò)展技術(shù)對(duì)服務(wù)器主板進(jìn)行測(cè)試具有很大的潛力（參見(jiàn)圖9）。
注：元器件信號(hào)引腳總數(shù)包括主板中所有元器件（電容、電阻、電感、二極管、晶體管、集成電路、BGA 器件和連接器）的信號(hào)引腳。
由于大多數(shù) BGA器件不能用于邊界掃描，因此當(dāng)前的服務(wù)器主板設(shè)計(jì)仍不能將覆蓋擴(kuò)展技術(shù)的優(yōu)勢(shì)發(fā)揮到**。如果服務(wù)器主板上的連接器全部使用覆蓋擴(kuò)展技術(shù)進(jìn)行測(cè)試，那么測(cè)試范圍將擴(kuò)展到上游邊界掃描器件中（參見(jiàn)圖 10）。
使用覆蓋擴(kuò)展技術(shù)的另一個(gè)關(guān)鍵優(yōu)勢(shì)是：顯著降低測(cè)試所有電路板元器件所需的 ICT 探針數(shù)量（參見(jiàn)圖 11）。由于測(cè)試服務(wù)器主板（超過(guò) 4,000 個(gè)結(jié)點(diǎn)）所需的混合卡數(shù)量減少，ICT 系統(tǒng)成本也將降低（參見(jiàn)圖 12）。
注：假設(shè)一個(gè)（1）ICT 探針的價(jià)格是5 美元（測(cè)試探針+ 插座+ 專(zhuān)用引腳+ 鉆孔成本+ 布線(xiàn)和人工成本）
由于覆蓋擴(kuò)展技術(shù)所需的 ICT測(cè)試探針的數(shù)量將減少近一半，使 PCB 上的應(yīng)力降到*低，所以 BGA 和 CPU 插槽的焊珠發(fā)生裂紋的可能性也會(huì)相應(yīng)降低。
參考
作者：安捷倫科技公司技術(shù)營(yíng)銷(xiāo)工程師 Jun Balangue - Agilent Singapore
/使用覆蓋擴(kuò)展（Cover-Extend）技術(shù)解決在線(xiàn)測(cè)試中無(wú)測(cè)試點(diǎn)問(wèn)題
背景
新一代中央處理單元（CPU）插槽和球柵陣列（BGA）器件具有更高的引腳數(shù)，因此，計(jì)算機(jī)行業(yè)正面臨著主板制造測(cè)試方面的技術(shù)挑戰(zhàn)。由于計(jì)算機(jī)主板的元器件的復(fù)雜性提高，使得測(cè)試接入受到限制。而 Medalist VTEP v2.0Powered 非矢量測(cè)試套件中的覆蓋擴(kuò)展技術(shù)可以有效地解決這一難題。本案例將向您描述覆蓋擴(kuò)展技術(shù)如何解決測(cè)試接入問(wèn)題。
制造過(guò)程中的測(cè)試挑戰(zhàn)
CPU插槽和 BGA 器件上的引腳數(shù)增多以及高速差分信號(hào)的出現(xiàn)，給現(xiàn)有的主機(jī)印刷電路板組件（PCBA）在制造過(guò)程中的在線(xiàn)測(cè)試帶來(lái)了新的挑戰(zhàn)。
這些挑戰(zhàn)包括：
1. 新一代CPU 插槽含有大約55% 的信號(hào)引腳。這些信號(hào)引腳大多數(shù)是在進(jìn)行 ICT探測(cè)時(shí)不能接入的高速差分信號(hào)（見(jiàn)圖 1）。
2.小巧型、低成本計(jì)算機(jī)也要求縮小主板尺寸，這樣就會(huì)使印刷電路板尺寸受到限制，進(jìn)而給 ICT 接入帶來(lái)困難。
3. BGA 器件或CPU 插槽下的ICT 探針太多，會(huì)導(dǎo)致焊珠裂開(kāi)。（圖 2）
4.如何降低測(cè)試成本而不影響測(cè)試覆蓋范圍。
解決方案
安捷倫覆蓋擴(kuò)展技術(shù)是VTEP 和邊界掃描的混合技術(shù)。它結(jié)合了 VTEP和邊界掃描的優(yōu)點(diǎn)，并增強(qiáng)了安捷倫在線(xiàn)測(cè)試系統(tǒng)的總體功能。簡(jiǎn)言之，VTEP 和邊界掃描是安捷倫覆蓋擴(kuò)展技術(shù)的主要組成部分，即使是在目前測(cè)試接入點(diǎn)很少的這種情況下也能為制造商提供擴(kuò)展的測(cè)試覆蓋范圍。
（非矢量測(cè)試擴(kuò)展性能）
AgilentVTEP 非矢量測(cè)試方法使用一個(gè)激勵(lì)信號(hào)（該信號(hào)由在線(xiàn)測(cè)試探頭驅(qū)動(dòng)），通過(guò)傳感器板來(lái)測(cè)量器件引腳之間或 BGA 球與印刷電路板（PCB）焊盤(pán)之間的電容值。圖 3 顯示了使用 VTEP 測(cè)試方法時(shí)電路板上被測(cè)引腳的數(shù)量。
VTEP方法需要通過(guò)物理測(cè)試接入（例如測(cè)試探針）來(lái)提供激勵(lì)信號(hào)。而覆蓋擴(kuò)展技術(shù)則是依靠邊界掃描器件來(lái)提供激勵(lì)信號(hào)。
邊界掃描
邊界掃描是全球標(biāo)準(zhǔn)化測(cè)試方法（IEEE1149.x 標(biāo)準(zhǔn)）。它具有受限接入能力，例如只使用測(cè)試接入端口上的四個(gè)引腳便能夠控制各個(gè)引腳的I/O 功能。圖 4 顯示了使用邊界掃描測(cè)試方法時(shí)電路板上被測(cè)引腳的數(shù)量。
安捷倫覆蓋擴(kuò)展技術(shù)
覆蓋擴(kuò)展技術(shù)的工作原理：
1. VTEP傳感器位于被測(cè)元件（例如連接器）上，它能夠根據(jù)激勵(lì)信號(hào)捕獲電容性。
2.邊界掃描器件不需要每個(gè)引腳上放置測(cè)試探針。
3.根據(jù) IEEE1149.x 標(biāo)準(zhǔn)（只使用測(cè)試接入端口），用戶(hù)可以向連接器提供必要的激勵(lì)信號(hào)。
4.邊界掃描器件和 VTEP 傳感器之間的路徑缺陷（例如虛焊）將影響傳送到傳感器的激勵(lì)信號(hào)。
5. ICT 系統(tǒng)對(duì)結(jié)果進(jìn)行捕獲和診斷，因此會(huì)檢測(cè)到缺陷。
覆蓋擴(kuò)展技術(shù)結(jié)合了 VTEP 和邊界掃描測(cè)試方法，使用*少的探針對(duì) PCBA 進(jìn)行測(cè)試（參見(jiàn)圖 6 和表 1），并且不會(huì)影響測(cè)試覆蓋范圍。
應(yīng)用
應(yīng)用覆蓋擴(kuò)展技術(shù)對(duì)主板進(jìn)行測(cè)試
新一代主板主要包括 CPU 插槽、輸入/輸出（I/O）、BGA 器件和電源電路，其中大約 50% 的被測(cè)引腳和焊珠是 CPU 插槽和連接器。在進(jìn)行在線(xiàn)測(cè)試時(shí)，通常使用非矢量測(cè)試方法對(duì) CPU 插槽和連接器進(jìn)行測(cè)試。然而，由于工程師無(wú)法在主板的每個(gè)信號(hào)引腳和焊珠上放置測(cè)試點(diǎn)，所以這些測(cè)試方法正在迅速被淘汰，測(cè)試工程師不得不尋找其他測(cè)試方法。
圖 7 顯示了在 Agilent Medalist i3070 在線(xiàn)測(cè)試系統(tǒng)中使用覆蓋擴(kuò)展技術(shù)的研究結(jié)果。這些數(shù)據(jù)顯示了焊接良好信號(hào)引腳與空焊引腳之間的差別。
筆記本主板
新一代筆記本主板的設(shè)計(jì)正在發(fā)生巨大變化，因此，制造商也將面臨壓縮成本、縮小尺寸以及延長(zhǎng)電池壽命和提高性能等諸多挑戰(zhàn)。筆記本主板PCB 的尺寸將繼續(xù)縮小，并且還要能夠適應(yīng)新一代 CPU 和 BGA 器件，同時(shí)滿(mǎn)足上述各種要求。
圖 8 顯示了使用覆蓋擴(kuò)展技術(shù)時(shí)被測(cè)引腳的數(shù)量，其中 45% 的引腳（370 個(gè)，總共是 818 個(gè)信號(hào)引腳 ）位于連接器上。事實(shí)上，覆蓋擴(kuò)展技術(shù)所覆蓋的引腳數(shù)不僅包括連接器引腳，還包括上游邊界掃描器件（用于在覆蓋擴(kuò)展測(cè)試過(guò)程中驅(qū)動(dòng)信號(hào)）的引腳。表 2 顯示了與只使用 VTEP 的測(cè)試方法相比，使用覆蓋擴(kuò)展技術(shù)進(jìn)行測(cè)試時(shí)移除的ICT 探針數(shù)。只使用VTEP 時(shí)，每個(gè)被測(cè)引腳都需要接入 ICT 探針。
服務(wù)器主板
由于服務(wù)器主板中含有大量的連接器引腳，因此使用覆蓋擴(kuò)展技術(shù)對(duì)服務(wù)器主板進(jìn)行測(cè)試具有很大的潛力（參見(jiàn)圖9）。
注：元器件信號(hào)引腳總數(shù)包括主板中所有元器件（電容、電阻、電感、二極管、晶體管、集成電路、BGA 器件和連接器）的信號(hào)引腳。
由于大多數(shù) BGA器件不能用于邊界掃描，因此當(dāng)前的服務(wù)器主板設(shè)計(jì)仍不能將覆蓋擴(kuò)展技術(shù)的優(yōu)勢(shì)發(fā)揮到**。如果服務(wù)器主板上的連接器全部使用覆蓋擴(kuò)展技術(shù)進(jìn)行測(cè)試，那么測(cè)試范圍將擴(kuò)展到上游邊界掃描器件中（參見(jiàn)圖 10）。
使用覆蓋擴(kuò)展技術(shù)的另一個(gè)關(guān)鍵優(yōu)勢(shì)是：顯著降低測(cè)試所有電路板元器件所需的 ICT 探針數(shù)量（參見(jiàn)圖 11）。由于測(cè)試服務(wù)器主板（超過(guò) 4,000 個(gè)結(jié)點(diǎn)）所需的混合卡數(shù)量減少，ICT 系統(tǒng)成本也將降低（參見(jiàn)圖 12）。
注：假設(shè)一個(gè)（1）ICT 探針的價(jià)格是5 美元（測(cè)試探針+ 插座+ 專(zhuān)用引腳+ 鉆孔成本+ 布線(xiàn)和人工成本）
由于覆蓋擴(kuò)展技術(shù)所需的 ICT測(cè)試探針的數(shù)量將減少近一半，使 PCB 上的應(yīng)力降到*低，所以 BGA 和 CPU 插槽的焊珠發(fā)生裂紋的可能性也會(huì)相應(yīng)降低。
參考
- Agilent Medalist VTEP v2.0 Powered，采用覆蓋擴(kuò)展技術(shù)
- 使用 AgilentMedalist VTEP v2.0 – VTEP、iVTEP 和 NPM 使測(cè)試范圍*大化